BackEnd (Physical design) Engineer

דילוג לתוכן הראשי BackEnd (Physical design) Engineer Retym, Inc Ramat Gan להגיש מועמדות הצטרפו או התחברו כדי למצוא את המשרה הבאה שלכם הצטרפות כדי להגיש מועמדות לתפקיד ‏BackEnd (Physical design) Engineer‏ ב ‏Retym, Inc‏ דוא”ל או טלפון סיסמה הצגה שכחת סיסמה? התחברות התחברות בעזרת דוא“ל או פעם ראשונה שלך ב-LinkedIn? ‏להצטרפות‏ הלחיצה על ’המשך‘ להצטרפות או להתחברות מהווה את הסמכתך ל‏הסכם המשתמש‏, ל‏מדיניות הפרטיות‏ ול‏מדיניות קובצי ה-Cookie‏ של LinkedIn. BackEnd (Physical design) Engineer Retym, Inc Ramat Gan לפני ‏3‏ ‏שבועות‏ להיות בין 25 הראשונים מועמדים ראה מי Retym, Inc שכר עבור תַפְקִיד זה להגיש מועמדות הצטרפו או התחברו כדי למצוא את המשרה הבאה שלכם הצטרפות כדי להגיש מועמדות לתפקיד ‏BackEnd (Physical design) Engineer‏ ב ‏Retym, Inc‏ דוא”ל או טלפון סיסמה הצגה שכחת סיסמה? התחברות התחברות בעזרת דוא“ל או פעם ראשונה שלך ב-LinkedIn? ‏להצטרפות‏ הלחיצה על ’המשך‘ להצטרפות או להתחברות מהווה את הסמכתך ל‏הסכם המשתמש‏, ל‏מדיניות הפרטיות‏ ול‏מדיניות קובצי ה-Cookie‏ של LinkedIn. שמירה דווח על עבודה זו For an exciting well-funded start-up, we are looking for a Backend Team member.You will work on complex design, high frequency and low-power budget. Work on ramp-up full RTL2GDSII flow for leading technology and work with external vendors.Requirements:Key responsibilities:RTL-to-GDSII Ownership: execute the complete backend implementation flow (Logic Synthesis, P&R, Tape-Out, IR-drop, etc.), ensuring timely, first-pass silicon success. Constraints & Timing Closure: Work with design and DFT engineers to write timing and physical constraints, and sign-off on the design using comprehensive StaticTiming Analysis (STA), timing eco implementation. Advanced Physical Implementation: Drive complex physical design tasks including Floorplanning, Power/Ground (PG) Mesh implementation, and handling advancedclocking (CTS/Clock-Mesh) and Hierarchical Design flows. Low Power Expertise: Define, implement, and verify advanced low power design techniques to meet aggressive power consumption targets. Design for Manufacturability: Implement and verify Design-for-Test (DFT) strategies and close physical verification challenges, specifically focusing on IR-Dropanalysis. IP Integration & Automation: Execute complex IP integration, incorporating blocks generated by memory compilers and other automated tools.Collaboration: work closely with design team to understand the data path and correctly implement the floorplan, provide feedback on RTL changes required, Implement logical eco post RTL freeze with design team.CAD: Improve existing implementation flows to achieve better QOR, write scripts for supporting the P&R flows.Minimum QualificationsExperience of 5+ years in backend designStrong expertise of full RTL2GDSII including:Logic synthesis & equivalence checkingConstraints definition...