Digital Design Verification Engineer

Weiter zum Hauptinhalt Digital Design Verification Engineer Ferroelectric Memory Company Dresden Bewerben Werden Sie Mitglied oder loggen Sie sich ein, um Ihren nächsten Job zu finden Werden Sie Mitglied, um sich für die Position Digital Design Verification Engineer bei Ferroelectric Memory Company zu bewerben E-Mail-Adresse/Telefon Passwort Einblenden Passwort vergessen? Einloggen Mit E-Mail einloggen oder Neu bei LinkedIn? Mitglied werden Wenn Sie auf „Weiter“ klicken, um Mitglied zu werden oder sich einzuloggen, stimmen Sie der Nutzervereinbarung, der Datenschutzrichtlinie und der Cookie-Richtlinie von LinkedIn zu. Digital Design Verification Engineer Ferroelectric Memory Company Dresden Vor 2 Monaten 80 Bewerbungen Sehen Sie, wen Ferroelectric Memory Company für diese Position eingestellt hat Bewerben Werden Sie Mitglied oder loggen Sie sich ein, um Ihren nächsten Job zu finden Werden Sie Mitglied, um sich für die Position Digital Design Verification Engineer bei Ferroelectric Memory Company zu bewerben E-Mail-Adresse/Telefon Passwort Einblenden Passwort vergessen? Einloggen Mit E-Mail einloggen oder Neu bei LinkedIn? Mitglied werden Wenn Sie auf „Weiter“ klicken, um Mitglied zu werden oder sich einzuloggen, stimmen Sie der Nutzervereinbarung, der Datenschutzrichtlinie und der Cookie-Richtlinie von LinkedIn zu. Speichern Diesen Job melden Role OverviewDesign Verification Engineer with expertise in System Verilog, UVM methodology.Experience in ASIC-Memory Design methodology.DDR protocol knowledge is preferable.This engineer shall collaborate with architects and designers to meet performance and reliability requirements.Mixed signal verification.Must HaveMaster’s degree in Electrical Engineering, Computer Engineering.5+ years of experience in ASIC/DRAM/NAND/NOR Memory design verificationStrong skills in SystemVerilog and UVM methodology.Cadence tool chain knowledge (Virtuoso, ADE, Xcelium, Simvision) or equivalent Synopsys verification tool chain.Problem Solving and Communication skills.ResponsibilitiesDevelop and maintain UVM-based verification environments.Create test plans, testbench and stimuli.Create analogue blocks and memory models.Execute both block and system levels verification.Simulate and debug using Cadence/Synopsys tools for design inspection.Verify and validate DDR4/DDR5 command user interface of the memory.Verify and validate internal Memory core.RTL coverage and gate level simulation with SDF back-annotation for timing closure checks.Run regression tests reporting results to design engineer.Collaborate with design engineers.Your profileMaster’s degree in Electrical Engineering, Computer Engineering.5+ years of experience in ASIC/DRAM/NAND/NOR Memory design verificationStrong skills in SystemVerilog and UVM methodologyExperience in...