Senior MXS Verification Engineer

דילוג לתוכן הראשי Senior MXS Verification Engineer Retym, Inc Ramat Gan להגיש מועמדות הצטרפו או התחברו כדי למצוא את המשרה הבאה שלכם הצטרפות כדי להגיש מועמדות לתפקיד ‏Senior MXS Verification Engineer‏ ב ‏Retym, Inc‏ דוא”ל או טלפון סיסמה הצגה שכחת סיסמה? התחברות התחברות בעזרת דוא“ל או פעם ראשונה שלך ב-LinkedIn? ‏להצטרפות‏ הלחיצה על ’המשך‘ להצטרפות או להתחברות מהווה את הסמכתך ל‏הסכם המשתמש‏, ל‏מדיניות הפרטיות‏ ול‏מדיניות קובצי ה-Cookie‏ של LinkedIn. Senior MXS Verification Engineer Retym, Inc Ramat Gan לפני ‏6‏ ‏ימים‏ להיות בין 25 הראשונים מועמדים ראה מי Retym, Inc שכר עבור תַפְקִיד זה להגיש מועמדות הצטרפו או התחברו כדי למצוא את המשרה הבאה שלכם הצטרפות כדי להגיש מועמדות לתפקיד ‏Senior MXS Verification Engineer‏ ב ‏Retym, Inc‏ דוא”ל או טלפון סיסמה הצגה שכחת סיסמה? התחברות התחברות בעזרת דוא“ל או פעם ראשונה שלך ב-LinkedIn? ‏להצטרפות‏ הלחיצה על ’המשך‘ להצטרפות או להתחברות מהווה את הסמכתך ל‏הסכם המשתמש‏, ל‏מדיניות הפרטיות‏ ול‏מדיניות קובצי ה-Cookie‏ של LinkedIn. שמירה דווח על עבודה זו For an exciting well-funded start-up, developing leading edge technology of the next generation high speed communication, we are looking for a Mixed signal verification engineer.Requirements:Key Responsibilities:Develop verification strategies for digital and analog (mixed-signal) designs, utilizing UVM methodologies based on specifications.Create behavioural models for analog blocks in accordance with guidelines provided by analog designers.Write, execute, and debug testbenches using UVM methodology and SystemVerilog code for mixed-signal blocks.Run and debug behavioural model (BM) validation using AMS tools to ensure the correctness of the behavioural models.Perform and troubleshoot unit-level, cluster-level and top-level simulations of mixed-signal designs.Minimum Qualifications10+ years of experienceExperience in Behavioural Modelling (BM) of Analog design for digital verificationKnowledge in Mixed Signals dynamic Verification using chip digital design tools [no AMS]Experience in Verilog/SystemVerilog codingExperience in Virtuoso Schematics toolsBasic knowledge in Analog designPreferred QualificationsExperience in UVMExperience in both Synopsys and Cadence tools is an advantageAdditional SkillsVerification Methodologies and Tools: Familiarity with verification methodologies and tools, including simulators, waveform viewers, execution automation, and coverage collection. Proven experience in developing scalable and portable test cases.Collaborative Environment: Ability to verify Analog/mixed-signal designs in a collaborative team environment.Communication: Strong communication skills, including the ability to write test plans, present results, and communicate clearly with multi-functional teams. Show more Show less ...